BEST AVAILABLE COPY

Method for suppressing short channel effect of semiconductor device

Patent number:

TW527668B

Publication date:

2003-04-11

Inventor:

JANG GUO-HUA (TW)

Applicant:

MACRONIX INT CO LTD (TW)

Classification:

- international:

H01L21/335; H01L21/265

- european:

H01L21/265A2B; H01L21/265F; H01L21/336H1L;

H01L29/10F2B2

Application number: TW20020102058 20020206 Priority number(s): TW20020102058 20020206

Report a data error here

Abstract of TW527668B

A kind of method for suppressing short channel effect of semiconductor device is disclosed in the present invention. In the invented method, a substrate on which a gate structure is formed is first provided. Then, a source/drain extending region and a source/drain region are formed in the substrate on both sides of the gate structure. After that, a pocket implantation step is conducted to form a pocket doped region under the source/drain extending-region. After forming the source/drain extending-region, the source/drain region, and the pocket doped region, a rapid thermal annealing process is conducted.

Data supplied from the esp@cenet database - Worldwide

BLANK PAGE

.

公告本

第 93/c8869號初審引證附件

 申請	8	期	91 -	> 6	
案		號	911000	058	
類		别	HOL >1/3,35	HOIL 7/265	

A4 C4

527668

()	以上各欄由	本局填註)	32/008
	Ž,	受明 專利說明書	iq
一、發明 一、新型名稱	中文	抑制半導體元件之短通道效應的方法	
	英 文		
二、發明人	姓 名	張國華	
	國 籍	中華民國	
	住、居所	台北市延吉街 66-1 號 4 樓	
	姓 名 (名稱)	旺宏電子股份有限公司	-
	園 籍	中華民國	
三、申請人	住、居所 (事務所)	新竹科學工業園區力行路十六號	
	代表人姓 名	胡定華	
	·	1	

四、中文發明摘要(發明之名稱:抑制半導體元件之短通道效應的方法)

一種抑制半導體元件之短通道效應的方法,此方法係首先提供一基底,並且基底上形成一閘極結構。接著在閘極結構兩側之基底中形成一源極/汲極延伸區與一源極/汲極區。之後,緊接著進行一口袋型離子植入步驟,以在源極/汲極延伸區之底下形成一口袋型摻雜區。在形成源極/汲極延伸區、源極/汲極區以及口袋型摻雜區之後,進行一快速熱製程。

英文發明摘要(發明之名稱:

2

五、發明說明(/)

本發明是有關於一種抑制半導體元件之短通道效應 (Short Channel Effect)的方法,且特別是有關於一種利用口袋型離子植入步驟(Pocket Implantation)以抑制半導體元件之短通道效應的方法。

隨著積體電路積集度的日益提升,半導體元件之尺寸亦隨之縮小。當金氧半導體(Metal Oxide Semiconductor,MOS)電晶體之尺寸縮小時,其通道長度亦必須隨之縮小。然而,MOS 電晶體的通道尺寸不能無限制的縮減。當其長度縮小到某一定的程度時,各種因通道長度變小而衍生之問題便會發生,這個現象便稱爲短通道效應。而所謂的短通道效應除了會造成元件啓始電壓(V₁)下降以及閘極電壓(V_g)對 MOS 電晶體的控制發生問題之外,另一熱電子效應的現象也將隨著通道尺寸的縮短而影響 MOS 電晶體之操作。習知對於抑制半導體元件之短通道效應的方法已有許多研究,其中一種就是利用於源極/汲極延伸區之底下形成一反態的摻雜區,以抑制短通道效應。其詳細之敘述如下。

第 1A 圖至第 1E 圖所示,其繪示爲習知一種半導體元件的製造流程剖面示意圖。

請參照第 1A 圖,首先提供一基底 100。接著於基底 100 上形成一閘極結構 106,其中此閘極結構 106 包括一閘氧 化層 102 與一閘極導電層 104。之後,以閘極結構 106 為 植入罩幕,進行一離子植入步驟 107,以在閘極結構 106 兩側之基底 100 中形成一源極/汲極延伸區 108。

五、發明說明(乙)

接著,請參照第 1B 圖,在閘極結構 106 之側壁上形成一間隙壁 110。並且以間隙壁 110 與閘極結構 106 爲植入罩幕,進行一離子植入步驟 111,以在間隙壁 110 兩側之基底 100 中形成一源極/汲極區 112。

之後,請參照第 1C 圖,進行一第一熱製程。其中,第一熱製程係針對源極/汲極延伸區 108 與源極/汲極區 112 所進行的一回火步驟,藉以修補於進行離子植入步驟 107、111 時所造成的晶格缺陷。

然後,請參照第 1D 圖,進行一口袋型離子植入步驟 (Pocket Implantation,又稱爲 Halo Implantation)114,以在源極/汲極延伸區 108 之底下形成一口袋型摻雜區 116。其中,口袋型摻雜區 116 中所植入之離子型態係爲與源極/汲極延伸區 108 及源極/汲極區 112 中所摻雜之離子型態相反,用以抑制半導體元件之短通道效應。對於一 N 通道金氧半導體(NMOS)電晶體而言,習知方法中通常是使用硼 (Boron)離子摻雜於口袋型摻雜區 116。

接著,請參照第 1E 圖,進行一第二熱製程。其中,第二熱製程係針對口袋型摻雜區 116 所進行的一回火步驟,藉以修補於進行口袋型離子植入步驟 114 時所造成的晶格缺陷。

雖然習知對於抑制半導體元件之短通道效應的方法已有許多研究,其中一種就是如上所述之利用於源極/汲極延伸區之底下形成一反態的摻雜區,藉以抑制短通道效應。然而,於習知之方法中,並無提及有關藉由減低口袋

五、發明說明(う)

型掺雜區中之離子擴散現象,可有效的抑制短通道效應之方法。

再者,於上述抑制半導體元件之短通道效應的方法中,其於形成源極/汲極延伸區與源極/汲極區之後所進行的第一熱製程,將會修補於離子植入步驟時所造成之晶格缺陷。如此一來,後續在形成口袋型摻雜區之後所進行的第二熱製程,將使口袋型摻雜區中所摻雜的離子產生擴散。

另外,習知對於 NMOS 電晶體而言,於口袋型摻雜區中所摻雜的離子通常是使用硼離子,藉以抑制短通道效應。然而,由於硼離子於矽晶格之中仍擴散的相當快。因此,對於抑制短通道效應的功效實在有限。

因此,本發明的目的就是提供一種抑制半導體元件之 短通道效應的方法,其係利用減少口袋型摻雜區中離子擴 散之情形,以抑制半導體元件之短通道效應。

本發明的另一目的是提供一種抑制半導體元件之短通道效應的方法,以使口袋型摻雜區中之離子不會因後續所進行之熱製程而產生擴散。

本發明提出一種抑制半導體元件之短通道效應的方法,此方法係首先提供一基底,並且在此基底上形成一閘極結構。接著,以閘極結構爲植入罩幕進行一第一離子植入步驟,以在閘極兩側之基底中形成一源極/汲極延伸區。其中,第一離子植入步驟所植入之離子可以是銻(Antimony)離子或砷(Arsenic)離子。之後,在閘極結構之側壁上形成

五、發明說明(4)

一間隙壁,並且以閘極結構與其兩側之間隙壁為植入罩幕,進行一第二離子植入步驟,以在間隙壁兩側之基底中形成一源極/汲極區。於形成源極/汲極延伸區與源極/汲極區之後,緊接著進行一口袋型離子植入步驟,以在源極/汲極延伸區之底下形成一口袋型摻雜區。其中,此口袋型離子植入步驟所植入之離子係爲銦(Indium)離子。在形成口袋型摻雜區之後,進行一快速熱製程,其係同時對源極/汲極延伸區、源極/汲極區以及口袋型摻雜區所進行一回火步驟。

本發明之抑制半導體元件之短通道效應的方法,由於在形成源極/汲極延伸區與源極/汲極區之後並未進行一熱製程,因此於離子植入步驟中所造成的晶格缺陷並未被修補。而此晶格缺陷會使後續口袋型摻雜區中之雜質陷於其中,因此可降低口袋型摻雜區中之離子因後續所進行之熱製程而產生的擴散現象。

本發明之抑制半導體元件之短通道效應的方法,其於 口袋型摻雜區中所植入之離子係以銦離子來取代習知的硼 離子。由於銦離子較硼離子重,擴散之速度會比較慢,因 此,可有效的減低口袋型摻雜區擴散之現象。

爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下:

圖式之簡單說明:

第 1A 圖至第 1E 圖爲習知一種半導體元件之製造流程

五、發明說明(5)

剖面示意圖;以及

第 2A 圖至第 2C 圖是依照本發明一較佳實施例之半 導體元件之製造流程剖面示意圖。

圖式之標示說明:

100、200: 基底

102、202: 閘氧化層

104、204: 閘極導電層

106、206: 閘極結構

107、207:離子植入步驟

108、208:源極/汲極延伸區

110、210: 間隙壁

111、211:離子植入步驟

112、212: 源極/汲極區

114、214:口袋型離子植入步驟

116、216: 摻雜區

實施例

第 2A 圖至第 2C 圖,其繪示爲依照本發明一較佳實施例之半導體元件之製造流程剖面示意圖。

請參照第 2A 圖,首先提供一基底 200。其中,基底 200 例如是一 P 型矽基底。接著,於基底 200 上形成一閘極結構 206,其中閘極結構 206 包括一閘氧化層 202 與一閘極導電層 204。且閘極導電層 204 之材質例如是多晶矽。

之後,以閘極結構 206 爲植入罩幕,進行一離子植入步驟 207,以在閘極結構 206 兩側之基底 200 中形成一源

五、發明說明(6)

極/汲極延伸區 208。其中, 源極/汲極延伸區 208 中所植入之離子係為一 N 型雜質。此 N 型雜質例如是銻離子或砷離子。而離子植入步驟 207 之離子植入能量例如為 10 keV 左右。離子植入步驟 207 之離子植入劑量例如為 3× 10¹⁴/cm² 左右。

之後,請參照第 2B 圖,在閘極結構 206 之側壁上形成一間隙壁 210。其中形成間隙壁 210 之方法例如是先於基底 200 上形成一共形的介電層,之後回蝕刻此共形之介電層而形成。

接著,以閘極結構 206 與間隙壁 210 爲植入罩幕,進行一離子植入步驟 211,以在間隙壁 210 兩側之基底 200中形成一源極/汲極區 212。其中,源極/汲極區 212 中所植入之離子係與源極/汲極延伸區 208 中所植入之離子相同,如前所述,源極/汲極區 212 中所植入之離子例如是銻離子或砷離子。

然後,請參照第 2C 圖,在形成源極/汲極延伸區 208 與源極/汲極區 210 之後,緊接著進行一口袋型離子植入步驟 214,以在源極/汲極延伸區 208 底下形成一口袋型摻雜區 216。其中,口袋型摻雜區 216 中所摻雜的離子係爲一 P 型雜質。在本實施例中,口袋型摻雜區 216 中所摻雜之離子係爲銦離子。而口袋型離子植入步驟 214 之植入能量例如爲 60 keV 左右。口袋型離子植入步驟 214 之植入劑量例如爲 1× 10¹³ /cm² 左右。口袋型離子植入步驟 214 之植入

五、發明說明(7)

·在形成口袋型摻雜區 216 之後,進行一熱製程,此熱製程係同時對源極/汲極延伸區 208、源極/汲極區 212 以及口袋型摻雜區 216 所進行一回火步驟,藉以修補於上述之離子植入步驟 207、211、214 所造成的晶格缺陷。其中,此熱製程例如是一快速熱製程,且其係於攝氏 900 度之溫度條件下進行 10 秒鐘。

由於本發明在形成源極/汲極延伸區 208 與源極/汲極區 212 之後,並未進行一熱製程。因此,於形成源極/汲極延伸區 208 與源極/汲極區 212 時之離子植入步驟 207、211,其所造成的晶格缺陷並未被修補。而當後續於形成口袋型摻雜區 216 時,由於所植入之銦離子會陷於上述之晶格缺陷之中,因此,當後續在進行熱製程時,就可有效的抑制銦離子之擴散。

另外,由於本實施例於口袋型摻雜區 216 中所摻雜之之 P 型雜質係爲銦離子,由於銦離子較習知硼離子重,銦離子之擴散速率較硼離子慢,因此以銦離子取代硼離子作爲口袋型摻雜區 216 中之雜質,可使減低口袋型摻雜區 216 之擴散現象。

綜合以上所述,本發明具有下列優點:

1本發明之抑制半導體元件之短通道效應的方法,由 於在形成源極/汲極延伸區與源極/汲極區之後並未進行一 熱製程,因此於離子植入步驟中所造成的晶格缺陷並未被 修補。而此晶格缺陷會使後續口袋型摻雜區中之雜質陷於 其中,因此可降低口袋型摻雜區中之離子因後續所進行之 五、發明說明(餐)

熱製程而產生的擴散現象。

2.本發明之抑制半導體元件之短通道效應的方法,其 於口袋型摻雜區中所植入之離子係以銦離子來取代習知的 硼離子。由於銦離子較硼離子重,擴散之速度會比較慢, 因此,可有效的減低口袋型摻雜區擴散之現象。

雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

1.一種抑制半導體元件之短通道效應的方法,包括下列步驟:

在一基底上形成一閘極結構;

在該閘極結構兩側之該基底中形成一源極/汲極延伸 區與一源極/汲極區;

進行一口袋型離子植入步驟,以在該源極/汲極延伸 區之底下形成一口袋型摻雜區;以及

進行一快速熱製程,以使該源極/汲極延伸區、該源極/汲極區與該口袋型摻雜區進行一回火步驟。

- 2.如申請專利範圍第 1 項所述之抑制半導體元件之短 通道效應的方法,其中該源極/汲極延伸區與該源極/汲極 區中所植入之雜質係爲一 N 型雜質。
- 3.如申請專利範圍第 2 項所述之抑制半導體元件之短 通道效應的方法,其中該 N 型雜質係選自銻離子與砷離子 其中之一。
- 4.如申請專利範圍第 2 項所述之抑制半導體元件之短 通道效應的方法,其中形成該源極/汲極延伸區之一離子 植入能量係爲 10 keV 左右。
- 5.如申請專利範圍第 2 項所述之抑制半導體元件之短 通道效應的方法,其中形成該源極/汲極延伸區之一離子 植入劑量係爲 3× 10¹⁴ /cm² 左右。
- 6.如申請專利範圍第 1 項所述之抑制半導體元件之短 通道效應的方法,其中該口袋型摻雜區中所摻雜的雜質係 爲一 P 型雜質。

- 7.如申請專利範圍第 6 項所述之抑制半導體元件之短 通道效應的方法,其中該 P 型雜質包括銦離子。
- 8.如申請專利範圍第 7 項所述之抑制半導體元件之短 通道效應的方法,其中該口袋型離子植入步驟之一植入能 量係為 60 keV 左右。
- 9.如申請專利範圍第 7 項所述之抑制半導體元件之短 通道效應的方法,其中該口袋型離子植入步驟之一植入劑 量係為 1× 1.0¹³ /cm² 左右。
- 10.如申請專利範圍第7項所述之抑制半導體元件之短 通道效應的方法,其中該口袋型離子植入步驟之一植入角 度係爲30度左右。
- 11.如申請專利範圍第 1 項所述之抑制半導體元件之短 通道效應的方法,其中該快速熱製程係於攝氏 900 度之溫 度條件下進行 10 秒鐘。
- 12.一種抑制半導體元件之短通道效應的方法,包括下列步驟:

在一基底上形成一閘極結構;

以該閘極結構爲罩幕進行一第一離子植入步驟,以在 該基底中形成一源極/汲極延伸區;

在該閘極結構之側壁形成一間隙壁;

以該間隙壁爲罩幕進行一第二離子植入步驟,以形成 一源極/汲極區;

在形成該源極/汲極延伸區與該源極/汲極區之後,進 行一口袋型離子植入步驟,以在該源極/汲極延伸區之底


下形成一口袋型摻雜區;以及


在形成該口袋型摻雜區之後,進行一快速熱製程,以 使該源極/汲極延伸區、該源極/汲極區與該口袋型摻雜區 進行一回火步驟。


- 13.如申請專利範圍第 12 項所述之抑制半導體元件之 短通道效應的方法,其中該源極/汲極延伸區與該源極/汲 極區中所植入之離子係選自銻離子與砷離子其中之一。
- 14.如申請專利範圍第 12 項所述之抑制半導體元件之 短通道效應的方法,其中該第一離子植入步驟之一植入能 量係爲 10 keV 左右。
- 15.如申請專利範圍第 12 項所述之抑制半導體元件之短通道效應的方法,其中該第一離子植入步驟之一植入劑量係爲 3× 10¹⁴ /cm² 左右。
- 16.如申請專利範圍第 12 項所述之抑制半導體元件之 短通道效應的方法,其中該口袋型摻雜區中所植入之離子 包括銦離子。
- 17.如申請專利範圍第 16 項所述之抑制半導體元件之短通道效應的方法,其中該口袋型離子植入步驟之一植入能量係為 60 keV 左右。
- 18.如申請專利範圍第 16 項所述之抑制半導體元件之短通道效應的方法,其中該口袋型離子植入步驟之一植入劑量係為 1x 10¹³/cm²左右。
- 19.如申請專利範圍第 16 項所述之抑制半導體元件之 短通道效應的方法,其中該口袋型離子植入步驟之一植入

角度係爲30度左右。


20.如申請專利範圍第 12 項所述之抑制半導體元件之 短通道效應的方法,其中該快速熱製程係於攝氏 900 度之 溫度條件下進行 10 秒鐘。 8579TW








8579TW




第1D圖




第1E圖


8579TW



第2A圖



第2B圖



第2C圖

BLANK PAGE

中華民國專利公報 [19] [12]

[11]公告編號: 527668

[44]中華民國 92年 (2003) 04月11日

發明

全 5 頁

'n

[51] Int.Cl ⁰⁷: H01L21/335

H01L21/265

[54]名 稱:抑制半導體元件之短通道效應的方法

[21]申請案號: 091102058

[22]申請日期:中華民國 91年 (2002) 02月06日

[72]發明人:

張國華

臺北市大安區延吉街六十六之一號四樓

[71]申請人:

旺宏電子股份有限公司

新竹科學工業園區力行路十六號

[74]代理人: 詹銘文 先生

蕭錫清 先生

1

[57]申請專利節圍:

1.一種抑制半導體元件之短通道效應的 方法,包括下列步驟:

在一基底上形成一閘極結構;

在該閘極結構兩側之該基底中形成 一源極/汲極延伸區與一源極/汲極 區;

進行一口袋型離子植入步驟,以在 該源極/汲極延伸區之底下形成一口 袋型摻雜區;以及

進行一快速熱製程,以使該源極/汲極延伸區、該源極/汲極區與該口袋型掺雜區進行一回火步驟。

2.如申請專利範圍第1項所述之抑制半 導體元件之短通道效應的方法,其 中該源極/汲極延伸區與該源極/汲 極區中所植入之雜質係為一N型雜質。

2

- 3.如申請專利範圍第2項所述之抑制半 導體元件之短通道效應的方法,其 5. 中該N型雜質係選自銻離子與砷離 子其中之一。
 - 4.如申請專利範圍第2項所述之抑制半 導體元件之短通道效應的方法,其 中形成該源極/汲極延伸區之一離子 植入能量係為10keV 左右。
- 5.如申請專利範圍第2項所述之抑制半 導體元件之短通道效應的方法,其 中形成該源極/汲極延伸區之一離子
 - 植入劑量係為 3x10¹⁴/cm² 左右。
- 15. 6.如申請專利範圍第1項所述之抑制半

10.

5.

3

導體元件之短通道效應的方法,其 中該口袋型摻雜區中所摻雜的雜質 係為一P型雜質。

- 7.如申請專利範圍第6項所述之抑制半 導體元件之短通道效應的方法,其 中該P型雜質包括釼離子。
- 8.如申請專利範圍第7項所述之抑制半 導體元件之短通道效應的方法,其 中該口袋型離子植入步驟之一種入 能量係為60keV左右。
- 9.如申請專利範圍第7項所述之抑制半 導體元件之短通道效應的方法,其 中該口袋型離子植入步驟之一植入 劑量係為1×10¹³/cm² 左右。
- 10.如申請專利範圍第7項所述之抑制 半導體元件之短通道效應的方法, 其中該口袋型離子植入步驟之一植 入角度係為30度左右。
- 11.如申請專利範圍第1項所述之抑制 半導體元件之短通道效應的方法, 其中該快速熱製程係於攝氏900度之 溫度條件下進行10秒鐘。
- 12.一種抑制半導體元件之短通道效應的方法,包括下列步驟: 在一基底上形成一閘極結構; 以該閘極結構為單幕進行一第一離 子植入步驟,以在該基底中形成一源極/汲極延伸區; 在該閘極結構之側壁形成一間隙

壁;

以該間隙壁為罩幕進行一第二離子植入步驟,以形成一源極/汲極區;在形成該源極/汲極延伸區與該源極/汲極區之後,進行一口袋型離子植入步驟,以在該源極/汲極延伸區之底下形成一口袋型摻雜區;以及在形成該口袋型摻雜區之後,進行一快速熱製程,以使該源極/汲極延伸區、該源極/汲極區與該口袋型摻雜區進行一回火步驟。

4

- 13.如申請專利範圍第12項所述之抑制 半導體元件之短通道效應的方法, 其中該源極/汲極延伸區與該源極/ 汲極區中所植入之離子係選自銻離 子與砷離子其中之一。
- 14.如申請專利範圍第12項所述之抑制 半導體元件之短通道效應的方法, 其中該第一離子植入步驟之一植入 能量係為10keV 左右。
- 10. 15.如申請專利範圍第12項所述之抑制 半導體元件之短通道效應的方法, 其中該第一離子植入步驟之一植入 劑量係為3×10¹/cm²左右。
- 16.如申請專利範圍第12項所述之抑制 15. 半導體元件之短通道效應的方法, 其中該口袋型摻雜區中所植入之離 子包括钢離子。
- 17.如申請專利範圍第16項所述之抑制 半導體元件之短通道效應的方法, 20. 其中該口袋型離子植入步驟之一植 入能量係為60keV左右。
 - 18.如申請專利範圍第16項所述之抑制 半導體元件之短通道效應的方法, 其中該口袋型離子植入步驟之一植 入劑量係為 1x10¹³/cm² 左右。
 - 19.如申請專利範圍第16項所述之抑制 半導體元件之短通道效應的方法, 其中該口袋型離子植入步驟之一植 入角度係為30度左右。
- 30. 20.如申請專利範圍第12項所述之抑制 半導體元件之短通道效應的方法, 其中該快速熱製程係於攝氏900度之 溫度條件下進行10秒鐘。


圖式簡單說明:


35. 第1A 圖至第1E 圖為習知一種半 導體元件之製造流程剖面示意圖;以


第 2A 圖至第 2C 圖是依照本發明一較佳實施例之半導體元件之製造流程剖面示意圖。


40.

25.













第 1D 圖



第 1E 圖







BLANK PAGE

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

BLANK PAGE